OV9665 színes CMOS SXGA érzékelő#

Kamera illesztése#

A kameramodulnak 24 lába van a lapos csatlakozóján (FPC). Az alábbiakban a kameramodul lábkiosztása látható. Az 1. láb a legjobboldalibb láb az FPC-n, amikor a kameramodul felfelé néz.

Láb

Jel

Láb

Jel

1

NC

13

XCLK

2

AGND

14

Y8

3

SIO_D

15

DGND

4

AVDD

16

Y7

5

SIO_C

17

PCLK

6

RESET

18

Y6

7

VSYNC

19

Y2

8

PWDN

20

Y5

9

HREF

21

Y3

10

NC

22

Y4

11

DVDD

23

Y1

12

Y9

24

Y0

Tápellátás-vezérlés#

2,8V-3,0V-ot kell adnia az AVDD lábra, és 1,8V-3,0V-ot a DVDD lábra. Az AVDD és DVDD lábakat külön, alacsony zajú tápegységekkel kell táplálnia. Ezenkívül az AGND és DGND lábaknak a lehető leghosszabb ideig különállónak kell lenniük a beállításában a jó képminőség érdekében.

Húzza a RESET lábat alacsony szintre a kameramodul visszaállításához.

Húzza a PWDN lábat magas szintre a kameramodul kikapcsolásához kikapcsolt módban.

Vezérlőbusz#

A SIO_D és SIO_C lábak a kameramodul vezérlésére szolgálnak. A SIO_D láb a vezérlőbusz adatlába, a SIO_C láb pedig a vezérlőbusz órajellába. További részletekért lásd az initialization fejezetet.

Adatbusz#

A kameramodulon lévő Y0-tól Y9-ig terjedő lábak egy 10 bites adatbuszt alkotnak. RGB565 és YUV422 mód esetén az Y0 és Y1 nincs használatban. Az Y2-től Y9-ig terjedő lábakat egy 8 bites bájt küldésére használják, ahol az Y2 a LSB és az Y9 az MSB.

Amíg a HREF láb magas szinten van, az Y2-től Y9-ig terjedő lábak érvényesek. A PCLK láb felfutó élén az Y2-től Y9-ig terjedő lábakat mintavételezni kell. Minden pixel 2 PCLK impulzusban kerül átvitelre. SXGA módban a PCLK láb 2560-szor megy magas szintre, amíg a HREF láb magas szinten van, a HREF láb pedig 1024-szer megy magas szintre. VGA módban a PCLK láb 1280-szor megy magas szintre, amíg a HREF láb magas szinten van, a HREF láb pedig 480-szor megy magas szintre. Az SXGA felbontás 1280x1024 pixel, a VGA felbontás pedig 640x480 pixel.

A VSYNC láb magas, majd alacsony szintre megy, hogy jelezze minden képkocka kezdetét.

RGB565 módban a kameramodul minden páratlan órajelnél az [MSB {R4, R3, R2, R1, R0, G5, G4, G3} LSB] értéket, minden páros órajelnél pedig az [MSB {G2, G1, G0, B4, B3, B2, B1, B0} LSB] értéket küldi minden pixelhez.

YUV422 módban a kameramodul 8 bites YUV adatokat küld, ahol az U-t és a V-t fél sávszélességgel küldi. A kameramodul az Y0-t az első órajelnél küldi, amelyet a második órajelnél az U követ, majd a harmadik órajelnél az Y1, majd a negyedik órajelnél a V, majd a minta ismétlődik. Az Y0, U és V alkotja a pixel0-t, az Y1, U és V pedig a pixel1-et. Négy órajelenként két pixelt küld.

Kamera inicializálása#

Az OV9665 kameramodul vezérléséhez az SCCB protokoll használatával kell kommunikálnia vele – amely pontosan ugyanaz, mint az I2C protokoll. Az eszköz alárendelt (slave) címei 0x60 az íráshoz és 0x61 az olvasáshoz. A kamera inicializálásához 0x80-at kell írnia a 0x12 regiszterbe a kamera visszaállításához, majd várnia egy másodpercet. Ezt követően inicializálási regiszterbeállításokat kell küldenie. Kérjük, vegye figyelembe, hogy a kameramodulnak a működéshez 10 MHz és 24 MHz közötti (általában 24 MHz-es) órajel-bemenetre van szüksége az XCLK lábán.

SXGA inicializálás#

A kamera SXGA módra való inicializálásához küldje el a következő regiszterbeállításokat. A képkockasebesség SXGA módban való beállításához írja a következő értékeket a 0x11 regisztercímre: 0x80 a 15 FPS-hez, 0x81 a 7,5 FPS-hez, 0x82 az 5 FPS-hez, 0x83 a 3,75 FPS-hez, 0x84 a 3 FPS-hez stb., amikor az XCLK-t 24 MHz-en hajtják. MEGJEGYZÉS: Az FPS érték nem lehet túl alacsony, különben a kamera nem fog helyesen működni.

\[\text{FPS} = \frac{15 \cdot (\text{XCLK}_\text{MHz} / 24)}{(\text{value} - \text{0x80}) + 1}\]
\[\text{PCLK Frequency} = \frac{\text{XCLK}_\text{MHz}}{(\text{value} - \text{0x80}) + 1}\]

VGA inicializálás#

A kamera VGA módra való inicializálásához küldje el a következő regiszterbeállításokat. A képkockasebesség VGA módban való beállításához írja a következő értékeket a 0x11 regisztercímre: 0x80 a 30 FPS-hez, 0x81 a 15 FPS-hez, 0x82 a 10 FPS-hez, 0x83 a 7,5 FPS-hez, 0x84 a 6 FPS-hez stb., amikor az XCLK-t 24 MHz-en hajtják. MEGJEGYZÉS: Az FPS érték nem lehet túl alacsony, különben a kamera nem fog helyesen működni.

\[\text{FPS} = \frac{30 \cdot (\text{XCLK}_\text{MHz} / 24)}{(\text{value} - \text{0x80}) + 1}\]
\[\text{PCLK Frequency} = \frac{\text{XCLK}_\text{MHz}}{(\text{value} - \text{0x80}) + 1}\]

Színmód#

Miután a kamera SXGA vagy VGA módra van inicializálva, egy adott képkockasebességen, ezután be kell állítania a kamera színkimeneti formátumát. Használhat RGB565-öt vagy YUV422-t. Küldje el ezeket a regiszterbeállításokat az RGB565 módba lépéshez, és ezeket a regiszterbeállításokat a YUV422 módba lépéshez.